

به نام خدا

۱۳۹۴/۱۰/۲۶

امتحان پایان ترم

ساختار کامپیوتر (۲۵۷۵۴)

۱. ماشین حالت (State Machine) پیاده‌سازی Multi-Cycle MIPS که در متن درس مورد بحث قرار گرفت، عیناً در برگه ضمیمه آورده شده است. اتصالات و مالتی‌پلکسرهای مورد نیاز ساختار مسیرداده (Data Path) را در پیش‌نویس ارائه شده رسم و آن را تکمیل نمایید. (۱۵ نمره)

۲. فرض کنید دستور جدیدی با نام `Iwinc` و با عملکرد زیر به مجموعه دستورات پردازنده اضافه شود:

`Iwinc rt, rs, imm # rt ← Mem[rs + sign_extend(imm)], rs ← rs + 4`

تغییر مورد نیاز در مسیرداده و کنترلر پیاده‌سازی Multi-Cycle برای اجرای این دستور العمل را مشخص نمایید. (۱۰ نمره)

۳. برای اجرای دستور جدید `Iwinc` که در بالا معرفی شد، چه تغییراتی بایستی در منابع (Resource) پیاده‌سازی Single-Cycle انجام گیرد؟ (۷ نمره)

۴. یک مدار جمع کننده در نظر بگیرید که دو عدد ۶۴ بیت را در ورودی خود دریافت نموده و ۶۵ بیت (شامل ۶۴ بیت حاصل جمع و یک بیت نقلی) را در خروجی محاسبه می‌نماید. با در اختیار داشتن جمع کننده‌های کامل ۱۶ بیتی با تاخیر 1ns و رجیسترهايی که تاخیرهای آنها صفر است، مدار پایپ‌لاین چهار مرحله‌ای طراحی کنید که Throughput که آن $1\text{G} (10^9)$ Operation/Second باشد. (۱۵ نمره)

۵. یک Cache با مشخصات ذیل را در نظر بگیرید:

CPU Address Space:	2^{24} words
Cache Size:	4096 (2^{12}) words
Block (Line) Size:	8 words
Mapping:	8-way set associative
Write Strategy:	Write-Back

این فقط قسمتی از مجموعه سوالات می‌باشد